PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-275631

(43)Date of publication of application: 25.09.2002

(51)Int.CI.

C23C 16/42

H01L 21/316 H01L 21/768

(21)Application number: 2001-

(71)Applicant: APPLIED MATERIALS INC

333118

(22)Date of filing:

30.10.2001

(72)Inventor: GAILLARD FREDERIC

XIA LI-QUN YIEH ELLIE **FISHER PAUL**

NEMANI SRINIVAS D

(30)Priority

Priority number : 2000 702600


Priority date: 30.10.2000


Priority country: US

(54) METHOD FOR DEPOSITING ORGANOSICATE LAYER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for forming an organosilicate layer. SOLUTION: The organosilicate layer is formed by applying electric field to a gaseous mixture containing an organosilane compound and an oxygen- containing gas. The organosilicate layer can be applied to an integrated circuit production process. In one integrated circuit production process, the organosilicate layer is used as an intermetallic dielectric layer. In another integrated circuit production process, the organosilicate layer is incorporated into a damascene structure.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-275631 √ (P2002-275631A)

(43)公開日 平成14年9月25日(2002.9.25)

(51) Int.Cl.7	識別記号	FI		テーマコード(参考)
C 2 3 C	16/42	C 2 3 C	16/42	4K030
H01L	21/316	HO1L	21/316 X	5 F O 3 3
	21/768		21/90 S	5F058

審査請求 未請求 請求項の数83 OL 外国語出顧 (全 42 頁)


	· · · · · · · · · · · · · · · · · · ·	T	
(21)出願番号	特願2001-333118(P2001-333118)	(71)出願人	390040660
			アプライド マテリアルズ インコーポレ
(22)出願日	平成13年10月30日(2001.10.30)		イテッド
			APPLIED MATERIALS, I
(31)優先権主張番号	09/702600		NCORPORATED
(32)優先日	平成12年10月30日 (2000. 10. 30)		アメリカ合衆国 カリフォルニア州
(33)優先権主張国	米国(US)		95054 サンタ クララ パウアーズ ア
			ベニュー 3050
		(72)発明者	フレドリック ゲイラード
			フランス, ヴワロン 38500, リュ
			ドゥ タリファルディエール
	•	(74)代理人	100088155
			弁理士 長谷川 芳樹 (外2名)
			最終頁に続く
		1	


(54) 【発明の名称】 オルガノシリケート層の堆積方法

(57)【要約】 (修正有)

【課題】 オルガノシリケート層を形成する方法。

【解決手段】 オルガノシリケート層は、オルガノシラン化合物と酸素含有ガスとを含むガス混合物に電界を印加することによって形成される。オルガノシリケート層は、集積回路製造工程に適合可能である。ある一つの集積回路製造工程においては、このオルガノシリケート層は金属間誘電層として使われる。もう一つの集積回路製造工程においては、このオルガノシリケート層はダマシン構造体内へ組み込まれる。





【特許請求の範囲】

【請求項1】 薄膜堆積方法であって、

堆積チャンバの中に基板を置くステップと、

前記堆積チャンバにガス混合物を供給するステップであ って、前記ガス混合物が、オルガノシラン化合物と酸素 含有ガスとを含む、前記ステップと、

前記基板上にオルガノシリケート層を形成するために、 前記堆積チャンパの中の前記ガス混合物に電界を印加す るステップと、

を含む、前記方法。

【請求項2】 前記オルガノシラン化合物が、一般式Si aCbHcOdを有し、aは、1~2の間の範囲であり、b は、1~10の間の範囲であり、cは、6~30の間の 範囲であり、dは、0~6の間の範囲である、請求項1 記載の方法。

【請求項3】 前記オルガノシラン化合物が、メチルシ ラン (SiCH₆) 、ジメチルシラン (SiC₂H₈) 、トリメチ ルシラン (SiC₃H₁₀)、テトラメチルシラン (SiC 4H₁₂)、メトキシシラン(SiCH₆O)、ジメチルジメトキ シシラン ($SiC_4H_{12}O_2$)、ジエチルジエトキシシラン (S 20 前記堆積チャンバにガス混合物を供給するステップであ iC8H18O2)、ジメチルジエトキシシラン(SiC6H $_{16}$ 02) 、ジェチルジメトキシシラン(SiC_6H_{16} 02)、へ キサメチルジシロキサン (Si₂C₆H₁₈0) 、ビス (メチル シラノ) メタン $(Si_2C_3H_{12})$ 、1,2-ビス (メチルシラ ノ) エタン (Si₂C₄H₁₄) 及びこれらの組合せ、よりなる 群から選択される、請求項2記載の方法。

【請求項4】 前記酸素含有ガスが、一酸化二窒素 (N₂ 0) 、酸素 (0₂) 、オゾン (0₃) 、一酸化炭素 (CO) 、 二酸化炭素(CO2)及びこれらの組合せ、よりなる群か ら選択される、請求項1記載の方法。

【請求項5】 前記堆積チャンバの中の前記ガス混合物 に印加された前記電界が、高周波数 (RF) 電力であ る、請求項1記載の方法。

【請求項6】 前記RF電力が、約1ワット/cm²~ 約500ワット/cm²の範囲内である、請求項5記載 の方法。

【請求項7】 前記堆積チャンバが、約1トール~約5 00トールの間の圧力に維持される、請求項1記載の方

【請求項8】 前記オルガノシラン化合物が、約50s c c m~約1000sccmの範囲の流速で前記堆積チ ャンパに供給される、請求項1記載の方法。

【請求項9】 前記酸素含有ガスが、約10sccm~ 約1000sccmの範囲の流速で前記堆積チャンパに 供給される、請求項1記載の方法。

【請求項10】 前記酸素含有ガスと前記オルガノシラ ン化合物との比が、約1:1~約1:5である、請求項 1記載の方法。

【請求項11】 前記堆積チャンバが、約50℃~約5 00℃の間の温度に維持される、請求項1記載の方法。

【請求項12】 前記オルガノシリケート層が、約0. 1ミクロン/分よりも速い速度で前記基板上に形成され る、請求項1記載の方法。

【請求項13】 前記基板上に形成された前記オルガノ シリケート層をアニールするステップを更に含む、請求 項1記載の方法。

【請求項14】 前記アニールするステップが、約20 0℃~約500℃の間の温度で実行される、請求項13 記載の方法。

10 【請求項15】 前記アニールするステップが、窒素 (N_2) 、水素 (H_2) 及び酸素 (O_2) よりなる群から 選択される1つ以上のガスを含む雰囲気中で実行され る、請求項13記載の方法。

【請求項16】 前記アニールするステップが、約30 分よりも短い時間の間実行される、請求項13記載の方

【請求項17】 基板上にオルガノシリケート層を形成 する方法であって、

堆積チャンパの中に基板を置くステップと、

って、前記ガス混合物が、オルガノシラン化合物と酸素 含有ガスとを含む、前記ステップと、

前記基板上にオルガノシリケート層を形成するために、 前記堆積チャンパの中の前記ガス混合物に電界を印加す るステップと、

を含む、前記方法。

【請求項18】 前記オルガノシラン化合物が、一般式 SiaCbHcOdを有し、aは、1~2の間の範囲であり、b は、1~10の間の範囲であり、cは、6~30の間の 30 範囲であり、 d は、0~6の間の範囲である、請求項1 7記載の方法。

【請求項19】 前記オルガノシラン化合物が、メチル シラン(SiCH₆)、ジメチルシラン(SiC₂H₈)、トリメ チルシラン (SiC₃H₁₀)、テトラメチルシラン (SiC 4H12)、メトキシシラン(SiCH60)、ジメチルジメトキ シシラン (SiC4H12O2) 、ジエチルジエトキシシラン (S iCgH₁₈O₂)、ジメチルジエトキシシラン(SiC₆H $_{1602}$)、ジエチルジメトキシシラン(SiC_6H_{1602})、へ キサメチルジシロキサン($Si_2C_6H_{18}O$)、ビス(メチル 40 シラノ) メタン $(Si_2C_3H_{12})$ 、 1, 2-ビス (メチルシラノ) エタン (Si₂C₄H₁₄) 及びこれらの組合せ、よりなる 群から選択される、請求項18記載の方法。

【請求項20】 前記酸素含有ガスが、一酸化二窒素 (N2O) 、酸素 (O2) 、オゾン (O3) 、一酸化炭素 (C 0)、二酸化炭素(CO2)及びこれらの組合せ、よりなる 群から選択される、請求項17記載の方法。

【請求項21】 前記堆積チャンバの中の前記ガス混合 物に印加された前記電界が、高周波数(RF)電力であ る、請求項17記載の方法。

【請求項22】 前記RF電力が、約1ワット/cm² 媒体。

 \sim 約500 p_y ト/ cm^2 の範囲内である、請求項21 記載の方法。

【請求項23】 前記堆積チャンバが、約1トール〜約500トールの間の圧力に維持される、請求項17記載の方法。

【請求項24】 前記オルガノシラン化合物が、約50 sccm~約1000sccmの範囲の流速で前記堆積 チャンバに供給される、請求項17記載の方法。

【請求項25】 前記酸素含有ガスが、約10sccm ~約1000sccmの範囲の流速で前記堆積チャンバ に供給される、請求項17記載の方法。

【請求項26】 前記酸素含有ガスと前記オルガノシラン化合物との比が、約1:1~約1:5である、請求項17記載の方法。

【請求項27】 前記堆積チャンバが、約50℃~約500℃の間の温度に維持される、請求項17記載の方法。

【請求項28】 前記オルガノシリケート層が、約0. 1ミクロン/分よりも速い速度で前記基板上に形成される、請求項17記載の方法。

【請求項29】 前記基板上に形成された前記オルガノシリケート層をアニールするステップを更に含む、請求項17記載の方法。

【請求項30】 前記アニールするステップが、約20 0℃~約500℃の間の温度で実行される、請求項29 記載の方法。

【請求項31】 前記アニールするステップが、窒素 (N_2) 、水素 (H_2) 及び酸素 (O_2) よりなる群から 選択される1つ以上のガスを含む雰囲気中で実行される、請求項29 記載の方法。

【請求項32】 前記アニールするステップが、約30 分よりも短い時間の間実行される、請求項29記載の方 法。

【請求項33】 コンピュータ記憶媒体であって、 堆積チャンバの中に基板を置くステップと、

前記堆積チャンバにガス混合物を供給するステップであって、前記ガス混合物が、オルガノシラン化合物と酸素 含有ガスとを含む、前記ステップと、

前記基板上にオルガノシリケート層を形成するために、 前記堆積チャンパの中の前記ガス混合物に電界を印加す るステップと、

を含む層堆積方法を使って、実行により、汎用コンピュータに堆積チャンバを制御させるソフトウェアルーチンを含む、前記コンピュータ記憶媒体。

【請求項34】 前記オルガノシラン化合物が、一般式 $Si_aC_bH_cO_d$ を有し、a は、 $1\sim2$ の間の範囲であり、b は、 $1\sim1$ のの間の範囲であり、c は、 $6\sim3$ 0 の間の範囲であり、d は、 $0\sim6$ の間の範囲である、請求項3 3 記載のコンピュータ記憶媒体。

【請求項35】 前記オルガノシラン化合物が、メチル 50

シラン (SiC $_{1}$ H $_{1}$)、ジメチルシラン (SiC $_{2}$ H $_{8}$)、トリメチルシラン (SiC $_{3}$ H $_{10}$)、テトラメチルシラン (SiC $_{4}$ H $_{12}$)、メトキシシラン (SiC $_{4}$ H $_{12}$)、メトキシシラン (SiC $_{4}$ H $_{12}$ O $_{2}$)、ジエチルジエトキシシラン (SiC $_{6}$ H $_{16}$ O $_{2}$)、ジメチルジエトキシシラン (SiC $_{6}$ H $_{16}$ O $_{2}$)、ベキサメチルジシロキサン (Si $_{2}$ C $_{6}$ H $_{18}$ O)、ビス (メチルシラノ) メタン (Si $_{2}$ C $_{3}$ H $_{12}$)、1、2-ビス (メチルシラノ) エタン (Si $_{2}$ C $_{3}$ H $_{14}$) 及びこれらの組合せ、よりなる 群から選択される、請求項34記載のコンピュータ記憶

【請求項36】 前記酸素含有ガスが、一酸化二窒素 (N_20) 、酸素 (0_2) 、オゾン (0_3) 、一酸化炭素 (C_2) 、 こ酸化炭素 (C_3) 、 こ酸化炭素 (C_3) 及びこれらの組合せ、よりなる群から選択される、請求項33記載のコンピュータ記憶 媒体

【請求項37】 前記堆積チャンバの中の前記ガス混合物に印加された前記電界が、高周波数 (RF) 電力である、請求項33記載のコンピュータ記憶媒体。

20 【請求項38】 前記RF電力が、約1ワット/cm² ~約500ワット/cm²の範囲内である、請求項37 記載のコンピュータ記憶媒体。

【請求項39】 前記堆積チャンバが、約1トール〜約500トールの間の圧力に維持される、請求項33記載のコンピュータ記憶媒体。

【請求項40】 前記オルガノシラン化合物が、約50 sccm~約1000sccmの範囲の流速で前記堆積 チャンバに供給される、請求項33記載のコンピュータ 記憶媒体。

30 【請求項41】 前記酸素含有ガスが、約10sccm ~約1000sccmの範囲の流速で前記堆積チャンバに供給される、請求項33記載のコンピュータ記憶媒

【請求項42】 前記酸素含有ガスと前記オルガノシラン化合物との比が、約1:1~約1:5である、請求項33記載のコンピュータ記憶媒体。

【請求項43】 前記堆積チャンバが、約50℃~約500℃の間の温度に維持される、請求項33記載のコンピュータ記憶媒体。

の 【請求項44】 前記オルガノシリケート層が、約0. 1ミクロン/分よりも速い速度で前記基板上に形成される、請求項33記載のコンピュータ記憶媒体。

【請求項45】 前記基板上に形成された前記オルガノシリケート層をアニールするステップを更に含む、請求項33記載のコンピュータ記憶媒体。

【請求項46】 前記アニールするステップが、約20 0℃~約500℃の間の温度で実行される、請求項45 記載のコンピュータ記憶媒体。

【請求項47】 前記アニールするステップが、窒素 (N₂)、水素(H₂)及び酸素(O₂)よりなる群から 選択される1つ以上のガスを含む雰囲気中で実行される、請求項45記載のコンピュータ記憶媒体。

【請求項48】 前記アニールするステップが、約30 分よりも短い時間の間実行される、請求項45記載のコンピュータ記憶媒体。

【請求項49】 デバイスを形成する方法であって、 導電性特徴部が上に形成されてある基板を供給するステ ップと、

前記導電性特徴部にわたってオルガノシリケート層を形成するステップであって、前記オルガノシリケート層は、オルガノシラン化合物と酸素含有ガスとを含むガス混合物に電界を印加することによって形成される、前記ステップと、

を含む、前記方法。

【請求項50】 前記導電性特徴部が、銅、アルミニウム、タングステン及びこれらの組合せよりなる群から選択される1つ以上の材料から形成される、請求項49記載の方法。

【請求項51】 前記オルガノシラン化合物が、一般式 $Si_aC_bH_cO_d$ を有し、aは、 $1\sim2$ の間の範囲であり、bは、 $1\sim1$ 0の間の範囲であり、cは、 $6\sim3$ 0の間の範囲であり、dは、 $0\sim6$ の間の範囲である、請求項49記載の方法。

【請求項52】 前記オルガノシラン化合物が、メチルシラン(SiC4h6)、ジメチルシラン(SiC2h8)、トリメチルシラン(SiC3h10)、テトラメチルシラン(SiC4h12)、メトキシシラン(SiC4h120)、ジエチルジエトキシシラン(SiC4h1802)、ジメチルジメトキシシラン(SiC6h160)、ジメチルジメトキシシラン(SiC6h1602)、ベキサメチルジシロキサン(Si2C6h180)、ビス(メチルシラノ)メタン(Si2C3h12)、1、2-ビス(メチルシラノ)エタン(Si2C4h14)及びこれらの組合せ、よりなる群から選択される、請求項51記載の方法。

【請求項53】 前記酸素含有ガスが、一酸化二窒素(N₂0)、酸素(O₂)、オゾン(O₃)、一酸化炭素(CO)、二酸化炭素(CO₂)及びこれらの組合せ、よりなる群から選択される、請求項49記載の方法。

【請求項54】 前記堆積チャンパの中の前記ガス混合物に印加された前記電界が、高周波数(RF)電力である、請求項49記載の方法。

【請求項55】 前記RF電力が、約1ワット/cm² ~約500ワット/cm²の範囲内である、請求項54 記載の方法。

【請求項56】 前記堆積チャンバが、約1トール〜約500トールの間の圧力に維持される、請求項49記載の方法。

【請求項57】 前記オルガノシラン化合物が、約50 sccm~約1000sccmの範囲の流速で前記堆積チャンパに供給される、請求項56記載の方法。

【請求項58】 前記酸素含有ガスが、約10sccm ~約1000sccmの範囲の流速で前記堆積チャンバに供給される、請求項56記載の方法。

【請求項59】 前記酸素含有ガスと前記オルガノシラン化合物との比が、約1:1~約1:5である、請求項56記載の方法。

【請求項60】 前記堆積チャンパが、約50℃~約500℃の間の温度に維持される、請求項56記載の方法。

10 【請求項61】 前記オルガノシリケート層が、約0. 1ミクロン/分よりも速い速度で前記基板上に形成される、請求項49記載の方法。

【請求項62】 前記基板上に形成された前記オルガノシリケート層をアニールするステップを更に含む、請求項49記載の方法。

【請求項63】 前記アニールするステップが、約20 0℃~約500℃の間の温度で実行される、請求項62 記載の方法。

【請求項64】 前記アニールするステップが、窒素 (N_2) 、水素 (H_2) 及び酸素 (O_2) よりなる群から 選択される 1 つ以上のガスを含む雰囲気中で実行される、請求項62 記載の方法。

【請求項65】 前記アニールするステップが、約30 分よりも短い時間の間実行される、請求項63記載の方法。

【請求項66】 ダマシン構造体を製造する方法であって.

基板上に第一の誘電層を形成するステップと、

前記第一の誘電層上にオルガノシリケート層を形成する 30 ステップであって、前記オルガノシリケート層は、オルガノシラン化合物と酸素含有ガスとを含むガス混合物に 電界を印加することによって形成される、前記ステップ

前記オルガノシリケート層を通してコンタクト/ビアを 画定するために、前記オルガノシリケート層をパターン 化するステップと、

前記パターン化されたオルガノシリケート層上に第二の 誘電層を形成するステップと、

前記第二の誘電層を通して相互接続を画定するために、 前記第二の誘電層をパターン化するステップであって、 前記相互接続は、前記オルガノシリケート層の中に画定 された前記コンタクト/ビアをおおって置かれる、前記 ステップと、

前記第一の誘電層を通してコンタクト/ビアを形成する ために、前記第一の誘電層をエッチングするステップ と

導電性材料を用いて、前記コンタクト/ビア及び前記相 互接続を充填するステップと、

を含む、前記方法。

50 【請求項67】 前記第一の誘電層及び前記第二の誘電

層が、アモルファス炭素、フッ化アモルファス炭素、パリレン、フッ化ケイ酸塩ガラス(FSG)、AF4、BCB、炭化珪素、酸窒化物及びこれらの組合せ、よりなる群からそれぞれ選択される、請求項66記載の方法。

【請求項68】 前記コンタクト/ビア及び相互接続を 充填する前記導電性材料が、銅、アルミニウム、タング ステン及びこれらの組合せ、よりなる群から選択され る、請求項66記載の方法。

【請求項69】 前記オルガノシラン化合物が、一般式 $Si_aC_bH_cO_d$ を有し、a は、 $1\sim2$ の間の範囲であり、b は、 $1\sim1$ 0の間の範囲であり、c は、 $6\sim3$ 0の間の範囲であり、d は、 $0\sim6$ の間の範囲である、請求項66記載の方法。

【請求項70】 前記オルガノシラン化合物が、メチルシラン(SiCH6)、ジメチルシラン(SiC2H8)、トリメチルシラン(SiC3H10)、テトラメチルシラン(SiC4H12)、メトキシシラン(SiCH60)、ジメチルジメトキシシラン(SiC4H1202)、ジエチルジエトキシシラン(SiC6H1602)、ジメチルジメトキシシラン(SiC6H1602)、ベキサメチルジシロキサン(Si2C6H180)、ビス(メチルシラノ)メタン(Si2C3H12)、1、2-ビス(メチルシラノ)メタン(Si2C4H14)及びこれらの組合せ、よりなる群から選択される、請求項69記載の方法。

【請求項71】 前記酸素含有ガスが、一酸化二窒素 (N₂0)、酸素 (O₂)、オゾン (O₃)、一酸化炭素 (C 0)、二酸化炭素 (CO₂)及びこれらの組合せ、よりなる群から選択される、請求項66記載の方法。

【請求項72】 前記ガス混合物に印加された前記電界が、高周波数(RF)電力である、請求項66記載の方法。

【請求項73】 前記RF電力が、約1ワット/cm² 〜約500ワット/cm²の範囲内である、請求項72 記載の方法。

【請求項74】 前記オルガノシリケート層が、約1トール~約500トールの間の圧力に維持された堆積チャンパの中で形成される、請求項66記載の方法。

【請求項75】 前記オルガノシラン化合物が、約50 sccm~約1000sccmの範囲の流速で前記堆積 チャンパに供給される、請求項74記載の方法。

【請求項76】 前記酸素含有ガスが、約10sccm ~約1000sccmの範囲の流速で前記堆積チャンバに供給される、請求項74記載の方法。

【請求項77】 前記酸素含有ガスと前記オルガノシラン化合物との比が、約1:1~約1:5である、請求項74記載の方法。

【請求項78】 前記堆積チャンバが、約50℃~約500℃の間の温度に維持される、請求項74記載の方法。

【請求項79】 前記オルガノシリケート層が、約0.

1ミクロン/分よりも速い速度で前記第一の誘電層上に 形成される、請求項66記載の方法。

【請求項80】 前記第一の誘電層上に形成された前記 オルガノシリケート層をアニールするステップを更に含む、請求66記載の方法。

【請求項81】 前記アニールするステップが、約20 0℃~約500℃の間の温度で実行される、請求項80 記載の方法。

【請求項82】 前記アニールするステップが、窒素 (N_2) 、水素 (H_2) 及び酸素 (O_2) よりなる群から 選択される 1 つ以上のガスを含む雰囲気中で実行される、請求項8 0 記載の方法。

【請求項83】 前記アニールするステップが、約30 分よりも短い時間の間実行される、請求項80記載の方 法。

【発明の詳細な説明】

【0001】開示の背景

1. 発明の分野

本発明は、オルガノシリケート層、集積回路製造におけ 20 るその使用、及びオルガノシリケート層を形成する方法 に関する。

【0002】2. 背景技術の説明

集積回路は、シングルチップ上に何百万もの(トランジスタ、コンデンサ及び抵抗等の)素子を含むことができる複雑な装置に展開した。チップ設計の展開には、より速い回路構成、より高い回路密度が絶えず要求される。より高い回路密度の要求には、集積回路素子の寸法の減少が必然的に伴う。

【0003】集積回路素子の寸法が(例えば、サブミクロン寸法に)縮小されるにつれ、集積回路素子の製造に使われる材料がその電気的性能に関与してくる。例えば、低い抵抗率の金属(例えば、銅及びアルミニウム)相互接続は、集積回路上の素子間に伝導パスを与える。一般に、金属相互接続は、絶縁材によって互いが電気的に絶縁されている。隣接する金属相互接続間の距離及び/又は絶縁材の厚さがサブミクロン寸法になると、このような相互接続間で容量性の結合(capacitive coupling)が起こる可能性がある。隣接する金属相互接続間における容量性の結合は、集積回路の全体的性能を下げてものしまうクロストーク及び/又は抵抗ーキャパシタンス

(RC) 遅延の原因となり得る。隣接する金属相互接続間における容量性の結合を防ぐためには、低い誘電率 (小さなk)の(例えば、誘電率が4.5未満の)絶縁材料が必要とされる。

【0004】従って、従来技術においては、集積回路製造に適した低誘電率材料に対する必要性が現存する。

【0005】発明の概要

集積回路製造に使用するためにオルガノシリケート層を 形成する方法が提供されている。一つの実施形態では、

50 オルガノシラン化合物と酸素含有ガスとを含むガス混合

物に電界を印加することによって、オルガノシリケート 層が形成される。

【0006】オルガノシリケート層は、集積回路製造工程に適合可能である。ある一つの集積回路製造工程においては、このオルガノシリケート層は、金属間誘電層として使われる。このような実施形態における好ましいプロセスシーケンスには、基板上に形成された導電性リード(conductive leads)にわたってオルガノシリケート層を堆積するステップが含まれる。

【0007】もう一つの集積回路製造工程においては、 このオルガノシリケート層はダマシン構造体内へ組み込 まれる。このような実施形態に対する好ましいプロセス シーケンスには、基板上に第一の誘電層を堆積するステ ップが含まれる。オルガノシリケート層は、第一の誘電 層上に引き続き形成される。その後、このオルガノシリ ケート層は、そこを通してコンタクト/ビアを画定する ために、パターン化されエッチングされる。このオルガ ノシリケート層がパターン化されエッチングされた後 は、第二の誘電層がそこをおおって堆積される。この第 二の誘電層は、引き続き、そこを通して相互接続を画定 20 するために、パターン化されエッチングされる。第二の 誘電層の中に形成された相互接続は、オルガノシリケー ト層の中に形成されたコンタクト/ビアをおおって置か れる。相互接続が形成された後、オルガノシリケート層 の中に画定されたコンタクト/ビアは、第一の誘電層を 通して基板表面へとエッチングされる。その後、導電性 材料を用いて相互接続及びコンタクト/ビアを充填する ことにより、ダマシン構造体が完成する。

【0008】詳細な説明

本発明の教示は、添付の図面と共に以下の詳細な説明を考慮することにより容易に理解されよう。

【0009】図1は、本願明細書に記載された実施形態に従い、集積回路製造を実行するために使うことが可能なウエハプロセッシングシステム35の略図である。この装置は、一般に、プロセスチャンバ36、38、40、41、ロードロックチャンバ46、トランスファチャンバ50、マイクロプロセッサコントローラ54を、電源装置(図示せず)及び真空ポンプ(図示せず)等の他のハードウェア構成機器と共に備えている。このようなウエハプロセッシングシステム35の例としては、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されているCENTURA(登録商標)システムがある。

【0010】該ウエハプロセッシングシステムの詳細については、1993年2月16日に公布された「Staged -Vacuum Substrate Processing System and Method」という表題の米国特許第5186718号に記載されており、該特許は、引用文献として本明細書に組み込まれている。以下、このシステム35の顕著な特徴について簡潔に記載する。

【0011】ウエハプロセッシングシステム35は、トランスファロボット51を含むトランスファチャンバ50を含んでいる。トランスファチャンバ50は、一群のプロセスチャンバ36、38、49、41並びにロードーロックチャンバ46に連結されている。

【0012】基板(図示せず)は、ロード-ロックチャンバ46を介してウエハプロセッシングシステム35に装着される。その後、トランスファロボット51が、一つ以上のプロセスチャンバ36、38、49、41間で10 基板を移動させる。

【0013】プロセスチャンバ36、38、49、41は、様々な集積回路製造シーケンスを実行するために使用される。とりわけ、プロセスチャンバ36、38、40、41としては、物理気相堆積(PVD)チャンバ、イオン化金属プラズマ物理気相堆積(IMP PVD)チャンバ、化学気相堆積(CVD)チャンバ、迅速熱的プロセス(RTP)チャンバ及び抗反射被覆(ARC)チャンバが例として挙げられる。

【0014】図2は、ウエハプロセッシングシステム35の化学気相堆積(CVD)プロセスチャンパ36の模式的な横断面図を表す。CVDプロセスチャンパ36は、本願明細書で記載される実施形態に従ってオルガノシリケート層を堆積するために使うことができる。このようなCVDプロセスチャンパ36の例としては、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されているDXZTMチャンパがある。

【0015】CVDプロセスチャンバ36は、一般に、ガスパネル130、コントロールユニット110を、電源装置及び真空ポンプ等の他のハードウェア構成機器と共に備えている。本発明において使用されるCVDプロセスチャンパ36の詳細については、1998年12月14日に出願された「High Temperature Chemical Vapor Deposition Chamber」という表題の米国特許出願第09/211998号に記載されており、該特許出願は、引用文献として本明細書に組み込まれている。以下、CVDプロセスチャンパ36の顕著な特徴について簡潔に記載する。

【0016】CVDプロセスチャンバ36は、一般に、支持体ペデスタル150を収容する。支持体ペデスタル150を収容する。支持体ペデスタル150は、半導体ウエハ190等の基板を支持するために使われる。このペデスタル150は、移動機構(図示せず)を使って、チャンバ36内部で垂直方向に移動できる。特定プロセスに基づき、層堆積の前にウエハ190を所望の温度に加熱することができる。例えば、デスタル150を加熱できる。AC電源106から加熱器素子170へ電流を印加することによって、ペデスタル150を抵抗加熱することができる。ウエハ190は、順番に、ペデスタル150によって加熱される。また、従来50の方法でペデスタル150の温度をモニターするため

に、ウエハ支持体ペデスタル150に温度センサ172 (例えば熟電対) が包埋されている。測定温度は、加熱 素子170用の電源装置106を制御するフィードバッ クループにおいて使用される。これにより、特定のプロ セスアプリケーションに適した所望の温度にウエハ温度 を維持又は制御することができる。ペデスタル150 は、プラズマを使って又は放射熱(図示せず)によっ て、任意に加熱される。

11

【0017】真空ポンプ102は、プロセスチャンパ3 6を空にして、チャンパ36内を適当なガス流及び圧力 に維持するために使われている。プロセスガスがチャン パ36内へ導入されるシャワーヘッド120は、ウエハ 支持体ペデスタル150よりも上に位置している。シャ ワーヘッド120は、プロセスシーケンスの別々のステ ップで使われる種々のガスを制御及び供給するガスパネ ル130に連結されている。

【0018】また、シャワーヘッド120及びウエハ支 持体ペデスタル150は、互いに間隔をおいた一対の電 極を形成している。電界がこれらの電極間に生じると、 チャンパ36に導入されるプロセスガスはプラズマへと 点火される。一般的に、マッチングネットワーク(図示 せず)を介してRF電源(図示せず)にウエハ支持体ペ デスタル150を接続することによって電界が生じる。 あるいは、RF電源及びマッチングネットワークに、シ ャワーヘッド120を接続するか、シャワーヘッド12 0及びウエハ支持体ペデスタル150の両方を接続して もよい。

【0019】プラズマ強化化学気相堆積(PECVD) 技術は、基板表面の近くの反応ゾーンで、電界の印加に よって反応物ガスの励起及び/又は分離を促進させ、反 30 応種のプラズマを作る。プラズマ中の反応種の反応性 は、化学反応が起こるために必要とされるエネルギーを 減らし、このようなPECVDプロセスに必要な温度を 実質的に低下させる。

【0020】少なくとも一つの実施形態においては、例 えばトリメチルシラン等のオルガノシラン化合物のプラ ズマ強化酸化によって、オルガノシリケート層堆積が達 成される。オルガノシラン化合物は、調節された流量を 有するガスとして、ガスパネル130の制御下でプロセ スチャンバ36に導入される。

【0021】ガスパネル130を介してのガス流の適当 な制御及び調整は、質量流量コントローラ (図示せず) 及びコンピュータ(図示せず)によって実行される。シ ャワーヘッド120は、ガスパネル130からのプロセ スガスが、プロセスチャンバ100内へ均一に導入され 且つ分配されるようにしている。

【0022】図1を参照すると、CVDプロセスチャン バ36は、マイクロプロセッサコントローラ54によっ て制御される。マイクロプロセッサコントローラ54

に工業用設定において使用できる汎用コンピュータプロ セッサ (CPU) のいかなる形態の一つであってもよ い。このコンピュータは、ローカルであれリモートであ れ、いかなる適切なメモリを使用することができる。適 切なメモリとしては、例えば、ランダムアクセスメモ リ、リードオンリメモリ、フロッピーディスクドライ ブ、ハードディスク、又は他形態のいかなるデジタル記 **憶装置がある。種々のサポート回路は、プロセッサをサ** ポートするCPUに従来の方法で接続されてよい。ソフ トウェアルーチンは、必要に応じてメモリに格納される か又は遠隔に位置する第二のCPUによって実行され る。

【0023】基板がペデスタルに置かれた後にソフトウ ェアルーチンが実行される。ソフトウェアルーチンは、 実行されると、チャンバープロセスが実行されるように チャンバ操作を制御する特定のプロセスコンピュータへ と汎用コンピュータを変換させる。あるいは、本発明の プロセスは、用途特化集積回路又は他の種類のハードウ ェアの実装、又はソフトウェアとハードウェアの組合せ 20 のとして、ハードウェア内で実行されてもよい。

【0024】オルガノシリケート層堆積

一つの実施形態においては、オルガノシリケート層は、 オルガノシラン化合物と酸素含有ガスとを含むガス混合 物に電界を印加することによって形成される。オルガノ シラン化合物は、一般式 $Si_aC_bH_cO_d$ を有する。ここで、 aは、1~2の間の範囲であり、bは、1~10の間の 範囲であり、cは、6~30の間の範囲であり、dは、 0~6の間の範囲である。

【0025】例えば、オルガノシラン化合物として、と りわけ、メチルシラン (SiCH₆)、ジメチルシラン (SiC $_{2}H_{8}$)、トリメチルシラン(SiC $_{3}H_{10}$)、テトラメチルシ ラン (SiC₄H₁₂)、メトキシシラン (SiCH₆O)、ジメチ ルジメトキシシラン(SiC₄H₁₂O₂)、ジエチルジエトキ シシラン ($SiC_8H_{20}O_2$) 、ジメチルジエトキシシラン (S $iC_6H_{16}O_2$) 、ジエチルジメトキシシラン(SiC₆H 1602)、ヘキサメチルジシロキサン(Si2C6H180)、ビ ス(メチルシラノ)メタン($Si_2C_3H_{12}$)、1,2-ピス (メチルシラノ) エタン (Si₂C₄H₁₄) を使うことができ

【0026】酸素含有ガスとしては、とりわけ、酸素 (O2) 、オゾン (O3) 、一酸化二窒素 (N2O) 、一酸化 炭素(CO)、二酸化炭素(CO₂)又はこれらの組合せを 使うことができる。ヘリウム (He) 及び/又はアルゴ ン(Ar) 等の不活性ガスを使って、酸化ガスを希釈し てもよい。

【0027】一般に、図2に示されるCVDプロセスチ ャンパに類似のものを使ってオルガノシリケート層を形 成するためには、以下の堆積プロセスパラメータを使う ことができる。プロセスパラメータとしては、ウエハ温 は、種々のチャンバ及びサブプロセッサを制御するため 50 度が約50℃~約500℃、チャンバの圧力が約1トー

13

ル~約500トール、オルガノシラン化合物のガス流速 が約50sccm~約1000sccm、酸素含有ガス の流速が約10sccm~約1000sccm、及び、 RF電力が約1ワット/cm²~約500ワット/c m²、が挙げられる。上記のプロセスパラメータは、ア プライドマテリアルズ社から利用可能な堆積チャンパ内 で200mm (ミリメータ) の基板上で実行されると、 オルガノシリケート層に対して、約0.1ミクロン/分 ~2ミクロン/分の範囲の堆積速度を与える。

【0028】他の堆積チャンパも本発明の範囲内であ り、オルガノシリケート層を形成するために使われる特 定の堆積チャンバにより、上記にリストされたパラメー タを変えることができる。例えば、他の堆積チャンバ は、アプライドマテリアルズ社から利用可能な堆積チャ ンパについて列挙されているガス流速よりも大きいか又 は小さいガス流速を必要とする、(例えば、300mm の基板を収容するために設定される) より大きな容積又 はより小さな容積を有してもよい。

【0029】オルガノシリケート層が形成された後、オ ルガノシリケート層は任意にアニールされる。アニール 20 1000人の厚さに堆積される。 ガスとしては、とりわけ、窒素 (N_2) 、水素 (H_2) 、 酸素 (O₂)、又はこれらの組合せを使うことができ る。アニールガスは、堆積されたままのオルガノシリケ ート層が水蒸気を吸収する可能性を最小にし、堆積され たオルガノシリケート層の誘電特性を改良すると考えら れている。

【0030】一般に、図2に示されたのと同様のプロセ スチャンパの中でオルガノシリケート層をアニールする には、以下のプロセスパラメータを使うことができる。 プロセスパラメータは、ウエハ温度が約200℃~50 0℃、アニールガス流速が約1000sccm~約10 000sccm、の範囲にある。オルガノシラン層は、 約30秒よりも短い時間の間アニールされる。

【0031】堆積されたオルガノシリケート層は、その ままでは、約3.0未満の誘電率を有し、集積回路の絶 縁材としての使用に適している。オルガノシリケート層 の誘電率は調整可能であって、反応温度の関数として約 2~約3の間の範囲で変えられる。特に、温度が上げる につれて、堆積された層のままの誘電率は減少する。

【0032】また、層形成の間、ガス混合物の組成物の 関数として、オルガノシリケート層の誘電率を調整する ことができる。ガス混合物中の炭素(C)濃度が増加す ると、堆積されたオルガノシリケート層のままのC含量 も増加して、誘電率を減少させる。

【0033】集積回路製造プロセス

A. オルガノシリケート金属間誘電層

図3 (a) - (b) は、金属間誘電層としてオルガノシ リケート層を組み込む集積回路製造シーケンスにおける 異なる段階での基板200について、模式的な横断面図

ってその上で膜プロセッシングが実行されるいかなるも のを指す。プロセッシングの特定の段階により、基板 2 00は、シリコンウエハに相当するか、又は基板に形成 された他の材料層に相当する。例えば、図3(a)は、 基板200がシリコンウエハであって、その上には導電 性リード204が形成されている、基板構造体250の 横断面図を例示している。導電性リードは、金属(例え ば、銅、アルミニウム、タングステン) でできていてよ ١١₀

【0034】導電性リード204は、例えば、正方形、 10 長方形、及び円形等の種々の幾何学断面を有している。 一般に、導電性リードのアスペクト比は、約1:4より も大きい。アスペクト比は、リードの高さを特徴部の幅 で割って定義される。

【0035】図3(b)は、上述のプロセスパラメータ に従い、基板構造部250上に形成されたオルガノシリ ケート層206を表す。オルガノシリケート層206の 厚さは、プロセッシングの特定段階に従って異なる。一 般に、オルガノシリケート層206は、約500Å~約

【0036】基板構造部250上にオルガノシリケート 層206が形成された後、オルガノシリケート層は任意 にアニールされる。オルガノシリケート層206は、上 述のプロセスパラメータに従いアニールされる。

【0037】C.オルガノシリケート層を組み込んだダ マシン構造体図4A~図4Eは、オルガノシリケート層 を組み込むダマシン構造体製造シーケンスにおける、異 なる段階での基板300について模式的な横断面図を例 示する。一般的に、ダマシン構造体は、集積回路上に金 属の相互接続を形成するために使われる。プロセッシン グの特定の段階により、基板300は、シリコン基板に 相当するか、又は基板上300に形成された他の材料層 に相当する。例えば、図4Aは、導電性リード301、 金属間誘電部303、バリア層305、並びに、それら の上に形成された第一の誘電層302を有する、基板3 00の横断面図を例示する。導電性リード301は、金 属 (例えば、アルミニウム、銅) であってよい。 金属間 誘電部303及びバリア層305は、低誘電率材料(例 えば、オルガノシリケート材料、炭化珪素)であってよ 40 い。第一の誘電層302は、酸化物(例えば、二酸化ケ イ素、フルオロケイ酸塩ガラス)であってよい。一般 に、基板300は、シリコン、ケイ化物、金属又は他の 材料の層を含んでいてよい。

【0038】図4Aは、基板300がシリコンであり、 導電性リード301が銅であり、金属間誘電部303が 炭化珪素である、一つの実施形態を例示する。一般に、 バリア層305は、導電性リードから第一の誘電層30 2内への金属の拡散を最小限にするのに適した炭化珪素 層である。バリア層305は、その誘電率並びに上方に を例示する。一般に、基板200は、ワークピースであ 50 ある誘電材料に対してのエッチング選択性により(例え 15

ば、バリア層は、その上方にある誘電材料に対して10:1よりも大きなエッチング選択性があることが好ましい)、約200Å~約1000Åの厚さを有する。第一の誘電層302は、製造される構造体の大きさにより、約1000Å~約10000Åの厚さを有する。【0039】オルガノシリケート層304は、第一の誘電層302上に形成される。オルガノシリケート層304は、上述のプロセスパラメータに従い、第一の誘電層302上に形成される。オルガノシリケート層304は、約3.0未満の誘電率を有しており、ダマシン構造は、約3.0未満の誘電率を有しており、ダマシン構造ないの金属相互接続間で容量性カップリングが形成されるのを抑制又は最小限にしている。オルガノシリケート層304の誘電率は調整可能であって、層形成の間、ガス混合物の組成と堆積温度との関数として、所望の範囲で変えられる。

【0040】オルガノシリケート層304の厚さは、プロセッシングの特定の段階により変わり得る。オルガノシリケート層304は、その上に引き続き形成される、上方に横たわる誘電材料に比較したエッチング選択性並びにその誘電率により、約200Å~約1000Åの厚20さを有する(例えば、バリア層は、上方に横たわる誘電層に比較して10:1よりも大きいエッチング選択性を有することが好ましい)。

【0041】図4Bを参照すると、コンタクト/ビアの 開口部306を画定し、更に、コンタクト/ビアが形成 される領域に第一の誘電層302を露出させるために、 オルガノシリケート層304がパターン化及びエッチン グされる。コンタクト/ビアの開口部306は、導電性 リード301の上方に置かれる。

【0042】オルガノシリケート層304は、通常のリソグラフィプロセスを使ってパターン化できる。通常のリソグラフィプロセスでは、例えば、エネルギー感光性レジスト材料の層(図示せず)がオルガノシリケート層304上に形成される。エネルギー感光性レジスト材料の層は、約4000Å~約10000Åの範囲内の厚さで、基板上にスピン被覆することができる。エネルギー感光性レジスト材料のほとんどは、約450nm(ナノメータ)未満の波長を有する紫外(UV)照射に対して感光性である。深紫外(DUV)レジスト材料は、約245nm未満の波長を有するUV照射に対して感光性である。

【0043】エネルギー感光性レジスト材料を、マスク (図示せず)を介してDUV照射にさらすことによって、このようなエネルギー感光性レジスト材料の層内へパターン像が導入される。エネルギー感光性レジスト材料408の層に導入されたパターン像は、適切な現像被中で現像され、層を通してパターンが画定される。その後、図4Bを参照すると、エネルギー感光性レジスト材料内に画定されたパターンは、オルガノシリケート層304を通して転写される。

【0044】このパターンは、エネルギー感光性レジスト材料(図示せず)をマスクとして使うことにより、オルガノシリケート層 304を通して転写される。このパターンは、適切な化学腐食剤を使うことにより、オルガノシリケート層 304を通して転写される。例えば、オルガノシリケート層 304を化学的にエッチングするためには、四フッ化炭素(CF_4)、フッ化エタン(C_2F_6)及びフッ化プテン(C_4F_8)等を使うことができる。

【0045】オルガノシリケート層304のパターン化 後、図4Cに示されるように、第二の誘電層308がオ ルガノシリケート層304をおおって堆積される。第二 の誘電層308は、酸化物であってもよい(例えば、二 酸化ケイ素、フルオロケイ酸塩ガラス)。第二の誘電層 308は、製造される構造体の大きさにより、約100 0Å~約10000Åの厚さを有する。

【0046】第二の誘電体層308は、その後、図4Dで例示されるように、相互接続310を画定するためにパターン化される。これには、上記の通常のリソグラフィプロセスを使うことが好ましい。第二の誘電層308中に形成される相互接続310は、オルガノシリケート層304のコンタクト/ビア開口部306の上方に置かれる。その後、相互接続310及びコンタクト/ビア306の両方は、反応性イオンエッチング又は他の異方性エッチング法を使って、導伝性の特徴部301の表面を露出させるためにエッチングされる。

【0047】図4Eを参照すると、相互接続310及びコンタクト/ビア306は、導電性材料314(例えば、アルミニウム、銅、タングステン又はこれらの組合30 せ)で充填される。一般的に、その低い抵抗率(低効率は約1.7μΩ-cm)のため、相互接続310及びコンタクト/ビア306を充填するために銅が使われる。導電性材料314は、ダマシン構造体を形成するために、化学気相堆積、物理気相堆積、電気メッキ又はそれの組合せを使って堆積される。周囲の誘電層302、308並びにオルガノシリケート層304内への金属移動を防止するために、タンタル、窒化タンタル又は他の適切なバリヤ材等のバリヤ層312が、相互接続310及びコンタクト/ビア306の側壁に最初に堆積されるこ40とが好ましい。

【0048】本発明の教示を組み込んだ幾つかの好適な 実施形態が提示され且つ詳述されてきたが、当業者であ れば、これらの教示を組み込んだ、多くの他の様々な実 施形態を容易に案出することができよう。

【図面の簡単な説明】

【図1】本願明細書に記述される実施形態を実施するために使うことができる装置の概略図を表す。

【図2】化学気相堆積(CVD)チャンパの模式的な横 断面図を表す。

50 【図3】(a)及び(b)は、金属間誘電層としてオル

17 ガノシリケート層を組み込んだ集積回路製造についての 一つの段階にある、基板の模式的な横断面図を表す。

【図4A】 ダマシン構造体にオルガノシリケート層を組み込んだ集積回路製造についての一つの段階にある、ダマシン構造体の模式的な横断面図を表す。


【図4B】ダマシン構造体にオルガノシリケート層を組み込んだ集積回路製造についての一つの段階にある、ダマシン構造体の模式的な横断面図を表す。

【図4C】ダマシン構造体にオルガノシリケート層を組

み込んだ集積回路製造についての一つの段階にある、ダマシン構造体の模式的な横断面図を表す。

【図4D】ダマシン構造体にオルガノシリケート層を組み込んだ集積回路製造についての一つの段階にある、ダマシン構造体の模式的な横断面図を表す。

【図4E】ダマシン構造体にオルガノシリケート層を組み込んだ集積回路製造についての一つの段階にある、ダマシン構造体の模式的な横断面図を表す。



フロントページの続き

(72)発明者 リーチュン シャ アメリカ合衆国、 カリフォルニア州、 サンタ クララ、 レイス アヴェニュー 868

(72)発明者 エリー イー アメリカ合衆国, カリフォルニア州, サン ノゼ, ピストイア ウェイ 5888

(72)発明者 ポール フィッシャー アメリカ合衆国, カリフォルニア州, ロス オルトス, ウェスト ポートラ アヴェニュー 248

(72)発明者 スリニヴァス ディー. ネマーニ アメリカ合衆国, カリフォルニア州, サン ノゼ, ホワイト チャペル アヴェニュー 494 F ターム(参考) 4K030 AA01 AA06 AA09 AA14 AA17
AA18 BA48 CA04 CA12 JA05
JA09 JA10 JA11 JA12 JA16
LA15 LA19

5F033 HH08 HH11 HH19 HH21 HH32
JJ01 JJ08 JJ11 JJ19 JJ21
JJ32 KK08 KK11 KK19 MM01
MM02 MM12 MM13 NN06 NN07
PP06 PP14 PP27 QQ04 QQ09
QQ10 QQ11 QQ13 QQ16 QQ37
QQ73 QQ74 QQ82 RR01 RR04
RR21 SS07 SS15 WW00 WW03
WW05 WW06 WW07 XX24

5F058 BA20 BC02 BF07 BF27 BF29

BF37 BF39 BJ02

【外国語明細書】

i Title of Invention METHOD OF DEPOSITING ORGANOSILICATE LAYERS

2 Claims

A method of thin film deposition, comprising:
 positioning a substrate in a deposition chamber;
 providing a gas mixture to the deposition chamber,
 wherein the gas mixture comprises an organosilane compound
 and an oxygen-containing gas; and

applying an electric field to the gas mixture in the deposition chamber to form an organosilicate layer on the substrate.

- 2. The method of claim 1 wherein the organosilane compound has a general formula $\mathrm{Si}_a\mathrm{C}_b\mathrm{H}_c\mathrm{O}_d$ where a has a range between 1 and 2, b has a range between 1 and 10, c has a range between 6 and 30, and d has a range between 0 and 6.
- 3. The method of claim 2 wherein the organosilane compound is selected from the group of methylsilane (SiCH₆), dimethylsilane (SiC₂H₆), trimethylsilane (SiC₃H₁₀), tetramethylsilane (SiC₄H₁₁), methoxysilane (SiCH₆O), dimethyldimethoxysilane (SiC₄H₁₂O₂), diethyldiethoxysilane (SiC₆H₁₆O₂), diethyldimethoxysilane (SiC₆H₁₆O₂), diethyldimethoxysilane (SiC₆H₁₆O₃), hexamethyldisiloxane (Si₂C₅H₁₆O), bis(methylsilano)methane (Si₂C₃H₁₂), 1,2-bis(methylsilano)ethane (Si₂C₄H₁₆), and combinations thereof.
- 4. The method of claim 1 wherein the oxygen-containing gas is selected from the group of nitrous oxide $\{N_2O\}$, oxygen $\{O_2\}$, ozone $\{O_3\}$, carbon monoxide $\{CO\}$, carbon dioxide $\{CO_2\}$, and combinations thereof.
- 5. The method of claim 1 wherein the electric field applied to the gas mixture in the deposition chamber is a radio frequency (RF) power.

- 6. The method of claim 5 wherein the RF power is within the range of about 1 watts/cm² to about 500 watts/cm².
- 7. The method of claim 1 wherein the deposition chamber is maintained at a pressure between about 1 torr to about 500 torr.
- 8. The method of claim 1 wherein the organosilane compound is provided to the deposition chamber at a flow rate in a range of about 50 sccm to about 1000 sccm.
- 9. The method of claim 1 wherein the oxygen-containing gas is provided to the deposition chamber at a flow rate in a range of about 10 sccm to about 1000 sccm.
- 10. The method of claim 1 wherein the ratio of the oxygen-containing gas to the organosilane compound is about 1:1 to about 1:5.
- 11. The method of claim 1 wherein the deposition chamber is maintained at a temperature between about 50 $^{\circ}\text{C}$ to about 500 $^{\circ}\text{C}$.
- 12. The method of claim 1 wherein the organosilicate layer is formed on the substrate at a rate greater than about 0.1 microns per minute.
- 13. The method of claim 1 further comprising the step of annealing the organosilicate layer formed on the substrate.
- 14. The method of claim 13 wherein the annealing step is performed at a temperature between about 200 °C to about 500 °C.

- 15. The method of claim 13 wherein the annealing step is performed in an atmosphere comprising one or more gases selected from the group of nitrogen (N_2) , hydrogen (H_2) , and oxygen (O_2) .
- 16. The method of claim 13 wherein the annealing step is performed for a time less than about 30 minutes.
- 17. A method forming an organosilicate layer on a substrate, comprising:

positioning a substrate in a deposition chamber;
providing a gas mixture to the deposition chamber,
wherein the gas mixture comprises an organosilane compound
and an oxygen-containing gas; and

applying an electric field to the gas mixture in the deposition chamber to form an organosilicate layer on the substrate.

18. The method of claim 17 wherein the organosilane compound has a general formula $\mathrm{Si}_a\mathrm{C}_b\mathrm{H}_c\mathrm{O}_d$ where a has a range between 1 and 2, b has a range between 1 and 10, c has a range between 6 and 30, and d has a range between 0 and 6.

- 19. The method of claim 18 wherein the organosilane compound is selected from the group of methylsilane (SiC₁H₁₀), dimethylsilane (SiC₂H₁), trimethylsilane (SiC₃H₁₀), tetramethylsilane (SiC₄H₁₂), methoxysilane (SiCH₆O), dimethyldimethoxysilane (SiC₄H₁₂O₂), diethyldiethoxysilane (SiC₅H₁₆O₂), dimethyldiethoxysilane (SiC₆H₁₆O₂), diethyldimethoxysilane (SiC₆H₁₆O₂), hexamethyldisiloxane (Si₂C₆H₁₆O), bis(methylsilano)methane (Si₂C₃H₁₂), 1,2-bis(methylsilano)ethane (Si₂C₄H₁₄), and combinations thereof.
- 20. The method of claim 17 wherein the oxygen-containing gas is selected from the group of nitrous oxide $\{N_2O\}$, oxygen $\{O_2\}$, ozone $\{O_3\}$, carbon monoxide $\{CO\}$, carbon dioxide $\{CO_3\}$, and combinations thereof.
- 21. The method of claim 17 wherein the electric field applied to the gas mixture in the deposition chamber is a radio frequency (RF) power.
- 22. The method of claim 21 wherein the RF power is within the range of about 1 watts/cm² to about 500 watts/cm².
- 23. The method of claim 17 wherein the deposition chamber is maintained at a pressure between about 1 torr to about 500 torr.
- 24. The method of claim 17 wherein the organosilane compound is provided to the deposition chamber at a flow rate in a range of about 50 sccm to about 1000 sccm.

- 25. The method of claim 17 wherein the oxygen-containing gas is provided to the deposition chamber at a flow rate in a range of about 10 sccm to about 1000 sccm.
- 26. The method of claim 17 wherein the ratio of the oxygen-containing gas to the organosilane compound is about 1:1 to about 1:5.
- 27. The method of claim 17 wherein the deposition chamber is maintained at a temperature between about 50 $^{\circ}\text{C}$ to about 500 $^{\circ}\text{C}$.
- 28. The method of claim 17 wherein the organosilicate layer is formed on the substrate at a rate greater than about 0.1 microns per minute.
- 29. The method of claim 17 further comprising the step of annealing the organosilicate layer formed on the substrate.
- 30. The method of claim 29 wherein the annealing step is performed at a temperature between about 200 °C to about 500 °C.
- 31. The method of claim 29 wherein the annealing step is performed in an atmosphere comprising one or more gases selected from the group of nitrogen $\{N_2\}$, hydrogen $\{H_2\}$, and oxygen $\{O_2\}$.
- 32. The method of claim 29 wherein the annealing step is performed for a time less than about 30 minutes.

33. A computer storage medium containing a software routine that, when executed, causes a general purpose computer to control a deposition chamber using a layer deposition method. comprising:

positioning a substrate in a deposition chamber; providing a gas mixture to the deposition chamber, wherein the gas mixture comprises an organosilane compound and an oxygen-containing gas; and

applying an electric field to the gas mixture in the deposition chamber to form an organosilicate layer on the substrate.

- 34. The computer storage medium of claim 33 wherein the organosilane compound has a general formula $\mathrm{Si}_{\bullet}C_{b}H_{c}O_{d}$ where a has a range between 1 and 2, b has a range between 1 and 10, c has a range between 6 and 30, and d has a range between 0 and 6.
- 35. The computer storage medium of claim 34 wherein the organosilane compound is selected from the group of methylsilane (SiCH₆), dimethylsilane (SiC₂H₈), trimethylsilane (SiC₃H₁₀), tetramethylsilane (SiC₄H₁₂), methoxysilane (SiCH₆O), dimethyldimethoxysilane (SiC₄H₁₂O₂), diethyldiethoxysilane (SiC₈H₁₈O₂), dimethyldiethoxysilane (SiC₄H₁₆O₂), hexamethyldisiloxane (Si₂C₆H₁₈O), bis(methylsilano)methane (Si₂C₃H₁₂), 1,2-bis(methylsilano)ethane (Si₂C₄H₁₄), and combinations thereof.
- 36. The computer storage medium of claim 33 wherein the oxygen-containing gas is selected from the group of nitrous oxide (N_2O) , oxygen (O_2) , ozone (O_3) , carbon monoxide (CO), carbon dioxide (CO_2) , and combinations thereof.

- 37. The computer storage medium of claim 33 wherein the electric field applied to the gas mixture in the deposition chamber is a radio frequency (RF) power.
- 38. The computer storage medium of claim 37 wherein the RF power is within the range of about 1 watts/cm² to about 500 watts/cm².
- 39. The computer storage medium of claim 33 wherein the deposition chamber is maintained at a pressure between about 1 torr to about 500 torr.
- 40. The computer storage medium of claim 33 wherein the organosilane compound is provided to the deposition chamber at a flow rate in a range of about 50 sccm to about 1000 sccm.
- 41. The computer storage medium of claim 33 wherein the oxygen-containing gas is provided to the deposition chamber at a flow rate in a range of about 10 sccm to about 1000 sccm.
- 42. The computer storage medium of claim 33 wherein the ratio of the oxygen-containing gas to the organosilane compound is about 1:1 to about 1:5.
- 43. The computer storage medium of claim 33 wherein the deposition chamber is maintained at a temperature between about 50 $^{\circ}$ C to about 500 $^{\circ}$ C.
- 44. The computer storage medium of claim 33 wherein the organosilicate layer is formed on the substrate at a rate greater than about 0.1 microns per minute.

- 45. The computer storage medium of claim 33 further comprising the step of annealing the organosilicate layer formed on the substrate.
- 46. The computer storage medium of claim 45 wherein the annealing step is performed at a temperature between about 200 °C to about 500 °C.
- 47. The computer storage medium of claim 45 wherein the annealing step is performed in an atmosphere comprising one or more gases selected from the group of nitrogen (N_2) , hydrogen (H_1) , and oxygen (O_2) .
- 48. The method of claim 45 wherein the annealing step is performed a time for less than about 30 minutes.
- 49. A method of forming a device, comprising: providing a substrate having conductive features formed thereon; and

forming an organosilicate layer over the conductive features, wherein the organosilicate layer is formed by applying an electric field to a gas mixture comprising an organosilane compound and an oxygen-containing gas.

- 50. The method of claim 49 wherein the conductive features are formed of one or more materials selected from the group consisting of copper, aluminum, tungsten, and combinations thereof.
- 51. The method of claim 49 wherein the organosilane compound has a general formula $Si_aC_bH_cO_d$ where a has a range between 1 and 2, b has a range between 1 and 10, c has a range between 6 and 30, and d has a range between 0 and 6.

- 52. The method of claim 51 wherein the organosilane compound is selected from the group of methylsilane (SiC₃H₁₀), dimethylsilane (SiC₂H₁), trimethylsilane (SiC₃H₁₀), tetramethylsilane (SiC₄H₁₂), methoxysilane (SiCH₄O), dimethyldimethoxysilane (SiC₄H₁₂O₂), diethyldiethoxysilane (SiC₈H₁₆O₂), dimethyldiethoxysilane (SiC₆H₁₆O₂), diethyldimethoxysilane (SiC₆H₁₆O₂), hexamethyldisiloxane (Si₂C₆H₁₆O), bis(methylsilano)methane (Si₂C₃H₁₁), 1,2-bis(methylsilano)ethane (Si₂C₄H₁₄), and combinations thereof.
- 53. The method of claim 49 wherein the oxygen-containing gas is selected from the group of nitrous oxide $\{N_2O\}$, oxygen $\{O_2\}$, ozone $\{O_3\}$, carbon monoxide $\{CO\}$, carbon dioxide $\{CO_2\}$, and combinations thereof.
- 54. The method of claim 49 wherein the electric field applied to the gas mixture is a radio frequency (RF) power.
- 55. The method of claim 54 wherein the RF power is within the range of about 1 watts/cm 2 to about 500 watts/cm 2 .
- 56. The method of claim 49 wherein the organosilicate layer is formed in a deposition chamber maintained at a pressure between about 1 torr to about 500 torr.
- 57. The method of claim 56 wherein the organosilane compound is provided to the deposition chamber at a flow rate in a range of about 50 sccm to about 1000 sccm.
- 58. The method of claim 56 wherein the oxygen-containing gas is provided to the deposition chamber at a flow rate in a range of about 10 sccm to about 1000 sccm.

- 59. The method of claim 56 wherein the ratio of the oxygen-containing gas to the organosilane compound is about 1:1 to about 1:5.
- 60. The method of claim 56 wherein the deposition chamber is maintained at a temperature between about 50 $^{\circ}\text{C}$ to about 500 $^{\circ}\text{C}$.
- 61. The method of claim 49 wherein the organosilicate layer is formed over the conductive features at a rate greater than about 0.1 microns per minute.
- 62. The method of claim 49 further comprising the step of annealing the organosilicate layer formed on the substrate.
- 63. The method of claim 62 wherein the annealing step is performed at a temperature between about 200 °C to about 500 °C.
- 64. The method of claim 62 wherein the annealing step is performed in an atmosphere comprising one or more gases selected from the group of nitrogen (N_2) , hydrogen (H_2) , and oxygen (O_2) .
- 65. The method of claim 63 wherein the annealing step is performed for a time less than about 30 minutes.

66. A method of fabricating a damascene structure, comprising

forming a first dielectric layer on a substrate; forming an organosilicate layer on the first dielectric layer, wherein the organosilicate layer is formed by applying an electric field to a gas mixture comprising an organosilane compound and an oxygencontaining gas;

patterning the organosilicate layer to define contacts/vias therethrough:

forming a second dielectric layer on the patterned organosilicate layer;

patterning the second dielectric layer to define interconnects therethrough, wherein the interconnects are positioned over the contacts/vias defined in the organosilicate layer;

etching the first dielectric layer to form contacts/vias therethrough; and

filling the contacts/vias and the interconnects with a conductive material.

- 67. The method of claim 66 wherein the first dielectric layer and the second dielectric layer are each selected from the group consisting of amorphous carbon, fluorinated amorphous carbon, parylene, fluorinated silicate glass (FSG), AF₄, BCB, silicon carbide, oxynitride, and combinations thereof.
- 68. The method of claim 66 wherein the conductive material filling the contacts/vias and interconnects is selected from the group consisting of copper, aluminum, tungsten, and combinations thereof.

- 69. The method of claim 66 wherein the organosilane compound has a general formula $Si_aC_bH_cO_6$ where a has a range between 1 and 2, b has a range between 1 and 10, c has a range between 6 and 30, and d has a range between 0 and 6.
- 70. The method of claim 69 wherein the organosilane compound is selected from the group of methylsilane (SiC₁H₁₀), dimethylsilane (SiC₂H₁₀), trimethylsilane (SiC₃H₁₀), tetramethylsilane (SiC₄H₁₂), methoxysilane (SiCH₄O), dimethyldimethoxysilane (SiC₄H₁₂O₂), diethyldiethoxysilane (SiC₄H₁₆O₂), dimethyldiethoxysilane (SiC₆H₁₆O₂), diethyldimethoxysilane (SiC₆H₁₆O₂), hexamethyldisiloxane (Si₂C₆H₁₆O), bis(methylsilano)methane (Si₂C₃H₁₂), 1,2-bis(methylsilano)ethane (Si₂C₄H₁₄), and combinations thereof.
- 71. The method of claim 66 wherein the oxygen-containing gas is selected from the group of nitrous oxide (N_2O) , oxygen (O_2) , ozone (O_3) , carbon monoxide (CO), carbon dioxide (CO_2) , and combinations thereof.
- 72. The method of claim 66 wherein the electric field applied to the gas mixture is a radio frequency (RF) power.
- 73. The method of claim 72 wherein the RF power is within the range of about 1 watts/cm 2 to about 500 watts/cm 2 .
- 74. The method of claim 65 wherein the organosilicate layer is formed in a deposition chamber maintained at a pressure between about 1 torr to about 500 torr.
- 75. The method of claim 74 wherein the organosilane compound is provided to the deposition chamber at a flow rate in a range of about 50 sccm to about 1000 sccm.

- 76. The method of claim 74 wherein the oxygen-containing gas is provided to the deposition chamber at a flow rate in a range of about 10 sccm to about 1000 sccm.
- 77. The method of claim 74 wherein the ratio of the oxygen-containing gas to the organosilane component is about 1:1 to about 1:5.
- 78. The method of claim 74 wherein the deposition chamber is maintained at a temperature between about 50 $^{\circ}\text{C}$ to about 500 $^{\circ}\text{C}$.
- 79. The method of claim 66 wherein the organosilicate layer is formed on the first dielectric layer at a rate greater than about 0.1 microns per minute.
- 80. The method of claim 66 further comprising the step of annealing the organosilicate layer formed on the first dielectric layer.
- 81. The method of claim 80 wherein the annealing step is performed at a temperature between about 200 'C to about 500 'C.
- 82. The method of claim 80 wherein the annealing step is performed in an atmosphere comprising one or more gases selected from the group of nitrogen (N_2) , hydrogen (H_2) , and oxygen (O_3) .
- 83. The method of claim 80 wherein the annealing step is performed for a time less than about 30 minutes.

3 Detailed Description of Invention

BACKGROUND OF THE DISCLOSURE

1. Field of the Invention

The present invention relates to organosilicate layers, their use in integrated circuit fabrication, and a method for forming an organosilicate layer.

Description of the Background Art

Integrated circuits have evolved into complex devices that can include millions of components (e.g., transistors, capacitors and resistors) on a single chip. The evolution of chip designs continually requires faster circuitry and greater circuit density. The demands for greater circuit density necessitate a reduction in the dimensions of the integrated circuit components.

As the dimensions of the integrated circuit components are reduced (e. g., sub-micron dimensions), the materials used to fabricate such components contribute to their electrical performance. For example, low resistivity metal interconnects (e. g., copper and aluminum) provide conductive paths between the components on integrated circuits.

Typically, the metal interconnects are electrically isolated from each other by an insulating material. When the distance between adjacent metal interconnects and/or the thickness of the insulating material has sub-micron dimensions, capacitive coupling potentially occurs between such interconnects.

Capacitive coupling between adjacent metal interconnects may cause cross talk and/or resistance-capacitance (RC) delay

which degrades the overall performance of the integrated circuit. In order to prevent capacitive coupling between adjacent metal interconnects, low dielectric constant (low k) insulating materials (e.g., dielectric constants less than about 4.5) are needed.

Therefore, a need exists in the art for low dielectric constant materials suitable for integrated circuit fabrication.

SUMMARY OF THE INVENTION

A method of forming an organosilicate layer for use in integrated circuit fabrication is provided. In one embodiment, the organosilicate layer is formed by applying an electric field to a gas mixture comprising an organosilane compound and an oxygen-containing gas.

The organosilicate layer is compatible with integrated circuit fabrication processes. In one integrated circuit fabrication process, the organosilicate layer is used as an intermetal dielectric layer. For such an embodiment, a preferred process sequence includes depositing the organosilicate layer over conductive leads formed on a substrate.

In another integrated circuit fabrication process, the organosilicate layer is incorporated into a damascene structure. For such an embodiment, a preferred process sequence includes depositing a first dielectric layer on a substrate. An organosilicate layer is then formed on the first dielectric layer. Thereafter, the organosilicate layer is patterned and etched to define contacts/vias therethrough. After the organosilicate layer is patterned and etched, a second dielectric layer is deposited thereover. The second

dielectric layer is then patterned and etched to define interconnects therethrough. The interconnects formed in the second dielectric layer are positioned over the contacts/vias formed in the organosilicate layer. After the interconnects are formed, the contacts/vias defined in the organosilicate layer are etched through the first dielectric layer to the substrate surface. Thereafter, the damascene structure is completed by filling the interconnects and contacts/vias with a conductive material.

DETAILED DESCRIPTION

FIG. 1 is a schematic representation of a wafer processing system 35 that can be used to perform integrated circuit fabrication in accordance with embodiments described herein. This apparatus typically comprises process chambers 36, 38, 40, 41, load-lock chambers 46, a transfer chamber 50, a microprocessor controller 54, along with other hardware components such as power supplies (not shown) and vacuum pumps (not shown). An example of such a wafer processing system 35 is a CENTURA® System, commercially available from Applied Materials, Inc., Santa Clara, California.

Details of the wafer processing system are described in commonly assigned U. S. Patent No. 5,186,718, entitled, "Staged-Vacuum Substrate Processing System and Method", issued on February 16, 1993, and is hereby incorporated by reference. The salient features of this system 35 are briefly described below.

The wafer processing system 35 includes a transfer chamber 50, containing a transfer robot 51. The transfer chamber 50 is coupled to load-lock chambers 46 as well as a cluster of process chambers 36, 38, 40, 41.

Substrates (not shown) are loaded into the wafer processing system 35 through load-lock chambers 46. Thereafter, transfer robot 51 moves the substrates between one or more of the process chambers 36, 38, 40, 41.

The process chambers 36, 38, 40, 41 are used to perform various integrated circuit fabrication sequences. For example, process chambers 36, 38, 40, 41 may include physical vapor deposition (PVD) chambers, ionized metal plasma physical vapor deposition (IMP PVD) chambers, chemical vapor deposition (CVD) chambers, rapid thermal process (RTP)

chambers, and anti-reflective coating (ARC) chambers, among others.

FIG. 2 depicts a schematic cross-sectional view of a chemical vapor deposition (CVD) process chamber 36 of wafer processing system 35. CVD process chamber 36 may be used to deposit organosilicate layers in accordance with embodiments described herein. An example of such a CVD process chamber 36 is a DXZTM chamber, commercially available from Applied Materials, Inc., Santa Clara, California.

CVD process chamber 36 typically comprises a gas panel 130, a control unit 110, along with other hardware components such as power supplies and vacuum pumps. Details of the CVD process chamber 36 are described in commonly assigned U. S. patent application Serial No. 09/211,998, entitled "High Temperature Chemical Vapor Deposition Chamber", filed on December 14, 1998, and is herein incorporated by reference. The salient features of the CVD process chamber 36 are briefly described below.

The CVD process chamber 36 generally houses a support pedestal 150, which is used to support a substrate such as a semiconductor wafer 190. This pedestal 150 can typically be moved in a vertical direction inside the chamber 36 using a displacement mechanism (not shown). Depending on the specific process, the wafer 190 can be heated to some desired temperature prior to layer deposition. For example, the wafer support pedestal 150 is heated by an embedded heater element 170. The pedestal 150 may be resistively heated by applying an electric current from an AC supply 106 to the heater element 170. The wafer 190 is, in turn, heated by the pedestal 150. A temperature sensor 172, such as a thermocouple, is also embedded in the wafer support pedestal 150 to monitor the temperature of the pedestal 150 in a

conventional manner. The measured temperature is used in a feedback loop to control the power supplied to the heating element 170, such that the wafer temperature can be maintained or controlled at a desired temperature which is suitable for the particular process application. The pedestal 150 is optionally heated using a plasma or by radiant heat (not shown).

A vacuum pump 102, is used to evacuate the process chamber 36 and to maintain the proper gas flows and pressure inside the chamber 36. A showerhead 120, through which process gases are introduced into the chamber 36, is located above the wafer support pedestal 150. The showerhead 120 is connected to a gas panel 130, which controls and supplies various gases used in different steps of the process sequence.

The showerhead 120 and wafer support pedestal 150 also form a pair of spaced apart electrodes. When an electric field is generated between these electrodes, the process gases introduced into the chamber 36 are ignited into a plasma. Typically, the electric field is generated by connecting the wafer support pedestal 150 to a source of RF power (not shown) through a matching network (not shown). Alternatively, the RF power source and matching network may be coupled to the showerhead 120, or coupled to both the showerhead 120 and the wafer support pedestal 150.

Plasma enhanced chemical vapor deposition (PECVD) techniques promote excitation and/or disassociation of the reactant gases by the application of the electric field to the reaction zone near the substrate surface, creating a plasma of reactive species. The reactivity of the species in the plasma reduces the energy required for a chemical

reaction to take place, in effect lowering the required temperature for such PECVD processes.

In at least one embodiment, organosilicate layer deposition is accomplished by plasma enhanced oxidation of a organosilane compound, such as trimethyl silane. The organosilane compound is introduced into the process chamber 36 under the control of gas panel 130 as a gas with a regulated flow.

Proper control and regulation of the gas flows through the gas panel 130 is performed by mass flow controllers (not shown) and a computer (not shown). The showerhead 120 allows process gases from the gas panel 130 to be uniformly introduced and distributed in the process chamber 100.

Referring to FIG. 1, the CVD process chamber 36 is controlled by a microprocessor controller 54. The microprocessor controller 54 may be one of any form of general purpose computer processor (CPU) that can be used in an industrial setting for controlling various chambers and sub-processors. The computer may include any suitable memory, such as random access memory, read only memory, floppy disk drive, hard disk, or any other form of digital storage, local or remote. Various support circuits may be coupled to the CPU for supporting the processor in a conventional manner. Software routines as required may be stored in the memory or executed by a second CPU that is remotely located.

The software routines are executed after the substrate is positioned on the pedestal. The software routine, when executed, transforms the general purpose computer into a specific process computer that controls the chamber operation so that a chamber process is performed. Alternatively, the process of the present invention may be performed in

nardware, as an application specific integrated circuit or other type of hardware implementation, or a combination of software or hardware.

Organosilicate Layer Deposition

In one embodiment, the organosilicate layer is formed by applying an electric field to a gas mixture comprising an organosilane compound and an oxygen-containing gas. The organosilane compound has the general formula $Si_*C_bH_cO_d$ where a has a range between 1 and 2, b has a range between 1 and 10, c has a range between 6 and 30, and d has a range between 0 and 6.

For example, methylsilane (SiCH₄), dimethylsilane $\{SiC_2H_1\}$, trimethylsilane $\{SiC_3H_{10}\}$, tetramethylsilane $\{SiC_4H_{12}\}$, methoxysilane $\{SiC_4G_1\}$, dimethyldimethoxysilane $\{SiC_4H_{12}O_2\}$, diethyldiethoxysilane $\{SiC_6H_{12}O_2\}$, dimethyldiethoxysilane $\{SiC_6H_{14}O_2\}$, diethyldimethoxysilane $\{SiC_6H_{14}O_2\}$, diethyldimethoxysilane $\{SiC_6H_{14}O_2\}$, hexamethyldisiloxane $\{Si_2C_4H_{14}O_2\}$, bis(methylsilano)methane $\{Si_2C_4H_{14}\}$, 1,2-bis(methylsilano)ethane $\{Si_2C_4H_{14}\}$, among others may be used as the organosilane compound.

Oxygen (O_2) , ozone (O_3) , nitrous oxide (N_2O) , carbon monoxide (CO), carbon dioxide (CO_2) , or combinations thereof, among others, may be used as the oxygen-containing gas. The oxidizing gas may be diluted with an inert gas such as helium (He) and/or argon (Ar).

In general, the following deposition process parameters can be used to form the organosilicate layer using a CVD process chamber similar to that shown in FIG. 2. The process parameters range from a wafer temperature of about 50 $^{\circ}$ C to about 500 $^{\circ}$ C, a chamber pressure of about 1 torr to about

500 torr, an organosilane compound gas flow rate of about 50 sccm to about 1000 sccm, an oxygen-containing gas flow rate of about 10 sccm to about 1000 sccm, and an RF power of between about 1 watts/cm² to about 500 watts/cm². The above process parameters provide a deposition rate for the organosilicate layer in the range of about 0.1 micron/min to about 2 micron/min when implemented on a 200 mm [millimeter) substrate in a deposition chamber available from Applied Materials, Inc.

Other deposition chambers are within the scope of the invention, and the parameters listed above may vary according to the particular deposition chamber used to form the organosilicate layer. For example, other deposition chambers may have a larger (e. g., configured to accommodate 300 mm substrates) or smaller volume, requiring gas flow rates that are larger or smaller than those recited for deposition chambers available from Applied Materials, Inc.

After the organosilicate layer is formed, it is optionally annealed. Nitrogen (N_2) , hydrogen (H_2) , oxygen (O_2) , or combinations thereof, among others, may be used as the annealing gas. It is believed that the annealing step minimizes the water vapor absorption capability of the as deposited organosilicate layer, improving the dielectric properties thereof.

In general, the following process parameters may be used to anneal the organosilicate layer in a process chamber similar to that shown in Fig. 2. The process parameters range from a wafer temperature of about 200 °C to about 500 °C and an annealing gas flow rate of about 1000 sccm to about 10,000 sccm. The organosilicate layer is annealed for less than about 30 minutes.

The as-deposited organosilicate layer has a dielectric constant that is less than about 3.0, making it suitable for use as an insulating material in integrated circuits. The dielectric constant of the organosilicate layer is tunable, in that it can be varied in a range between about 2.0 to about 3.0 as a function of the reaction temperature. In particular, as the reaction temperature increases, the dielectric constant of the as-deposited layer decreases.

The dielectric constant of the organosilicate layer can also be tuned as a function of the composition of the gas mixture during layer formation. As the carbon (C) concentration in the gas mixture increases, the C content of the as-deposited organosilicate layer increases, decreasing its dielectric constant.

Integrated Circuit Fabrication Processes

A. Organosilicate Intermetal Dielectric Layer

FIGs. 3a-3b illustrate schematic cross-sectional views of a substrate 200 at different stages of an integrated circuit fabrication sequence incorporating an organosilicate layer as an intermetal dielectric layer. In general, the substrate 200 refers to any workpiece on which film processing is performed. Depending on the specific stage of processing, the substrate 200 may correspond to a silicon wafer, or other material layers, which have been formed on the substrate. FIG. 3a, for example, illustrates a cross-sectional view of a substrate structure 250 in which the substrate 200 is a silicon wafer with conductive leads 204 formed thereon. The conductive leads may be formed of a metal (e.g. copper, aluminum, tungsten).

The conductive leads 204 have various cross-sectional geometries such as, for example, square, rectangular, and circular. The conductive leads typically have aspect ratios of greater than about 1:4. The aspect ratio is defined as the lead height divided by its width.

FIG. 3b depicts an organosilicate layer 206 formed on the substrate structure 250 according to the process parameters described above. The thickness of the organosilicate layer 206 is variable depending upon the specific stage of processing. Typically the organosilicate layer 206 is deposited to a thickness of about 500 Å to about 10000 Å.

After the organosilicate layer 206 is formed on the substrate structure 250, the organosilicate layer is optionally annealed. The organosilicate layer 206 is annealed according to the process parameters described above.

C. Damascene Structure Incorporating an Organosilicate
Layer

FIGS. 4a-4e illustrate schematic cross-sectional views of a substrate 300 at different stages of a damascene structure fabrication sequence incorporating an organosilicate layer therein. Damascene structures are typically used to form metal interconnects on integrated circuits. Depending on the specific stage of processing, substrate 300 may correspond to a silicon substrate, or other material layer that has been formed on the substrate 300. FIG. 4a, for example, illustrates a cross-sectional view of a substrate 300 having conductive leads 301, intermetal dielectric 303, a barrier layer 305, as well as a first dielectric layer 302 formed thereon. The conductive leads 301

may be a metal (e. g., aluminum, copper). The intermetal dielectric 303 and the barrier layer 305 may be a low dielectric constant material (e. g., organosilicate material, silicon carbide). The first dielectric layer 302 may be an oxide (e. g., silicon oxide, fluorosilicate glass). In general, the substrate 300 may include a layer of silicon, silicides, metals, or other materials.

FIG. 4a illustrates one embodiment in which the substrate 300 is silicon, the conductive leads 301 are copper, and the intermetal dielectric 303 is a silicon oxide. The barrier layer 305 is typically a silicon carbide layer suitable to minimize the diffusion of metal from the conductive leads into the first dielectric layer 302. The barrier layer 305 has a thickness of about 200 Å to about 1000 Å, depending on its dielectric constant as well as its etch selectivity with respect to the overlying dielectric material (e. g., the barrier layer preferably has an etch selectivity with respect to the overlying dielectric layer that is greater than about 10:1). The first dielectric layer 302 has a thickness of about 1,000 Å to about 10,000 Å, depending on the size of the structure to be fabricated.

An organosilicate layer 304 is formed on the first dielectric layer 302. The organosilicate layer 304 is formed on the first dielectric layer 302 according to the process parameters described above. The organosilicate layer 304 has a dielectric constant less than 3.0, so as to prevent or minimize capacitive coupling between the metal interconnects to be formed in the damascene structure. The dielectric constant for the organosilicate layer 304 is tunable, in that it can be varied in the desired range as a function of the reaction temperature as well as the composition of the gas mixture during layer formation.

The thickness of the organosilicate layer 304 is variable depending on the specific stage of processing. Typically, the organosilicate layer 304 has a thickness of about 200 Å to about 1000 Å, depending on its dielectric constant as well as its etch selectivity with respect to an overlying dielectric material subsequently formed thereon (e.g., the barrier layer preferably has an etch selectivity with respect to the overlying dielectric layer that is greater than about 10:1).

Referring to FIG. 4b, the organosilicate layer 304 is patterned and etched to define contact/via openings 306 and to expose the first dielectric layer 302, in areas where the contacts/vias are to be formed. The contact/via openings 306 are positioned over the conductive leads 301.

The organosilicate layer 304 may be patterned using conventional lithography process. For example, in a conventional lithography process, a layer of energy sensitive resist material (not shown) is formed on the organosilicate layer 304. The layer of energy sensitive resist material can be spin coated on the substrate to a thickness within a range of about 4000 Å to about 10,000 Å. Most energy sensitive resist materials are sensitive to ultraviolet (UV) radiation having a wavelength less than about 450 nm (nanometers). Deep ultraviolet (DUV) resist materials are sensitive to UV radiation having wavelengths less than about 245 nm.

An image of a pattern is introduced into the layer of energy sensitive resist material by exposing such energy sensitive resist material to UV radiation via a mask (not shown). The image of the pattern introduced in the layer of the energy sensitive resist material is developed in an appropriate developer to define the pattern therethrough.

Thereafter referring to Fig. 4b, the pattern defined in the energy sensitive resist material is transferred through the organosilicate layer 304.

The pattern is transferred through the organosilicate layer 304 using the energy sensitive resist material (not shown) as a mask. The pattern is transferred through the organosilicate layer 304 using an appropriate chemical etchant. For example, carbon tetrafluoride (CF₄) fluoroethane (C₂F₆), and fluorobutene (C₄F₈) may be used to chemically etch the organosilicate layer 304.

After the organosilicate layer 304 is patterned, a second dielectric layer 308 is deposited over the organosilicate layer 304, as shown in Fig. 4c. The second dielectric layer 308 may be an oxide (e.g., silicon dioxide, fluorosilicate glass). The second dielectric layer 308 has a thickness of about 1,000 Å to about 10,000 Å, depending on the size of the structure to be fabricated.

The second dielectric layer 308 is then patterned to define interconnects 310, as illustrated in FIG. 4d, preferably using conventional lithography processes as described above. The interconnects 310 formed in the second dielectric layer 308 are positioned over the contact/via openings 306 in the organosilicate layer 304. Thereafter, both the interconnects 310 and contacts/vias 306 are etched to expose the surface of the conductive leads 301, using reactive ion etching or other anisotropic etching techniques.

Referring to FIG. 4e, the interconnects 310 and contacts/vias 306 are filled with a conductive material 314 such as aluminum, copper, tungsten, or combinations thereof. Typically, copper is used to fill the interconnects 310 and contacts/vias 306 due to its low resistivity (resistivity about 1.7 $\mu\Omega$ -cm). The conductive

material 314 is deposited using chemical vapor deposition, physical vapor deposition, electroplating, or combinations thereof, to form the damascene structure. Preferably, a barrier layer 312 such as tantalum, tantalum nitride, or other suitable barrier material is first deposited conformably on the sidewalls of the interconnects 310 and contacts/vias 306 to prevent metal migration into the surrounding dielectric layers 302, 308 as well as the organosilicate layer 304.

Although several preferred embodiments, which incorporate the teachings of the present invention, have been shown and described in detail, those skilled in the art can readily devise many other varied embodiments that still incorporate these teachings.

4 Brief Description of Drawings

The teachings of the present invention can be readily understood by considering the following detailed description in conjunction with the accompanying drawings, in which:

FIG. 1 depicts a schematic illustration of an apparatus that can be used for the practice of embodiments described herein;

FIG. 2 depicts a schematic cross-sectional view of a chemical vapor deposition (CVD) chamber;

FIGS. 3a-3b depict schematic cross-sectional views of a substrate at different stages of integrated circuit fabrication incorporating an organosilicate layer as an intermetal dielectric layer; and

FIGS. 4a-4e depict schematic cross-sectional views of a damascene structure at different stages of integrated circuit fabrication incorporating an organosilicate layer in such structure.





FIG. 1



		304
	302	305
303 301 303 30	1 303 201	203
7//300		

Fig. 4a

Fig. 46

باهند
306
उद्भ तिवस जिल्मी जिल्म कर्म
-242
305
उत्र कि उत्र कि कि विवादित कि विवादित है।
/ / /300 / /
306
326 306
308
1304 304 304
307 1 304 1 1301 1302
305
1 201 - 1 202 301 303
303 301 303 301 303 301 300
/ / \ 300 / /

Fig.4c

310 318 310 318 33 310 38 310 38 302 302 302 303 301 303 301 303 301 303 301 303 301 303 301	Fig. 4d
308 314 308 314 308 314 308 302 302 302 302 303 301 303 301 303 301 303	fig. He

1 Abstract

A method of forming an organosilicate layer is disclosed. The organosilicate layer is formed by applying an electric field to a gas mixture comprising an organosilane compound and an oxygen-containing gas. The organosilicate layer is compatible with integrated circuit fabrication processes. In one integrated circuit fabrication process, the organosilicate layer is used as an intermetal dielectric layer. In another integrated circuit fabrication process, the organosilicate layer is incorporated into a damascene structure.

2 Representative Drawing Fig. 3 b